# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Problem Image Mailbox.

	.,		

Requested Patent:

JP63128736

Title:

õ

SEMICONDUCTOR ELEMENT

**Abstracted Patent:** 

JP63128736

**Publication Date:** 

1988-06-01

Inventor(s):

NISHIMURA YOSHIRO

Applicant(s):

**OLYMPUS OPTICAL CO LTD** 

Application Number:

JP19860274173 19861119

Priority Number(s):

IPC Classification:

H01L23/04; H01L23/28; H01L23/32; H01L23/52; H01L25/08

Equivalents:

ABSTRACT:

PURPOSE: To dispose a plurality of semiconductor chips in three dimensions on a loading substrate and to decrease a required area per one chip so that chip board composition of high mounting density can be realized, by fixing a first semiconductor chip on a loading substrate and disposing a second semiconductor chip in three dimensions on the first semiconductor chip and connecting the respective semiconductor chips with respective conductive patterns on the loading substrate and sealing the respective semiconductor chips.

CONSTITUTION:A first semiconductor chip 2 is fixed on a loading substrate 1, which consists of ceramics and glass-epoxy resin and the like, by die bonding. Bonding pads of the chip 2 are connected with conductive patterns, which are formed on the loading substrate 1, by the use of bonding wires 3, and next a cap 4 is put and sticked on the substrate 1 so as to seal the substrate 1. Bonding pads of a second semiconductor chip 5 fixed on the cap 4 are connected with the conductive patterns on the substrate 1 by the use of bonding wires 6. Sealing resin of a polyimide group is potted to entirely seal the cap 4, which seals the first semiconductor chip 2, and the second semiconductor chip 5 mounted on the cap 4.

THIS PAGE BLANK (USPTO)

# 19日本国特許庁(JP)

10 特許出頭公開

# 母 公 開 特 許 公 報 (A) 昭63 - 128736

Mint CI 4 識別記号 厅内整理番号 母公開 昭和63年(1988)6月1日 H 01 L 23/04 Z-6835-5F 23/28 23/32 Z-6835-5F E-8728-5F 23/52 8728-5F 25/08 -7638--5F 審査請求 未請求 発明の数 1 (全∢頁)

**公発明の名称** 半導体素子

②特 顧 昭61-274173

學出 類 昭61(1986)11月19日

<sup>70</sup> 発明者 西村 芳郎

東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業

株式会社内

①出 顋 人 オリンパス光学工業株

東京都渋谷区幡ケ谷2丁目43番2号

式会社

20代 理 人 弁理士 最上 健治

### 努福書

#### 1. 発明の名称

半導体素子

#### 2. 特許請求の疑問

協取高板に第1の半導体チップをダイボンドにより図着し、該第1の半導体チップ上に第2の半 導体チップを立体的に配置して、各半導体チップ をそれぞれ搭載高板上の幕電パターンに接続する と共に、各半導体チップを封止したことを特徴と する半導体電子。

#### 3. 免明の詳細な説明

#### (産業上の利用分野)

この発明は、半球体チップを装電器板上に接続 固定してなる、チップオンボード構成の半導体素 子に関する。

#### (従来の技術)

従来のチップオンボード(C. O. B)構成の単 導体素子は、第8団以、のに示すように、セラミ ックやガラス・エボキシ樹脂などからなる盆板21 上に、単導体チップ22を変換ダイボンドにより間 着し、数単写体チップ22のボンディングパッドと 前記書版21上に形成した写電パターンとをボンディングワイヤ23で接続したのち、対止機関24ある いはキャップ25で対止を行っている。また番板21 上には必要に応じ他のチップ部品26が搭載されている。

## (発明が解決しようとする問題点)

ところが、使来のチップオンボード情感の半年体素子は、基板上に半導体チップを1億づつ平面的に配置しているため、多数の半導体チップを基板上に搭載する場合は、半導体チップ数分の面積を必要とし、高実協密度が得られないという問題点があった。

本発明は、従来のチップオンボード構成の単導体素子のかかる問題点を解決するためなされたもので、高実験密度を有するチップオンボード構成の半導体素子を提供することを目的とするものである。

## (問題点を解決するための手段及び作用)

上記問題点を解決するため、本発明は、搭載器

板に第1の半導体チップをダイボンドにより固要 し、旋第1の半導体チップ上に第2の半導体チッ プを立体的に配置して、各半導体チップをそれぞ れ搭載落板上の導電ペターンに接続すると共に、 各半導体チップを封止して半導体素子を構成する ものである。

このように構成することにより、2個の半退体 チップを立体的に実装され、1チップ当たりの実 装国様の縮小化が計れ、高密度実装が可能となる。 (実施例)

以下実施例について説明する。第1回は、本発明に係る半導体素子の第1実施例を示す新聞図である。この実施例は、セラミックやガラス・エポキン側数等からなる搭載基板1に第1の半導体チップ2をダイボンドにより図着し、はチップ2のポンディングパッドと前記器観基板1上に形成した導性パターンをボンディングワイヤ3を用いて接続したのちセラミック。ガラスエポキシ樹脂などからなるキャップ4を被せて基板1に使着し、対止を行う。

キップ(と、はキャップ(上にダイボンディング して敬愛した第2半導体チップ5とに第2のキャップ9を被せて基板1に接着し、これらを一体的 に対止するものである。

第3回は、本発明の第3実施例を示す断範囲である。この実施例は接取基板1に第1の年度体チップ2をダイボンドで固着し、該チップ2のボンディングパッドと搭取基板1上に形成した単電パターンとをボンディングワイヤ3で接続したのち、対止樹脂をボッティングして対止部10を形成する。なお、このボッティングによる対止部10を形成する。

次いでポッティング対止部10の上面に第2半年 体チップ5をダイボンドにより固著したのち、彼 チップ5のボンディングパッドと基板1の準電パ ターンとをボンディングワイヤ6で接続し、更に 第1半年体チップ2に施した対止部10と、前記第 2半年体チップ5とを一体的に対止するように、 対止樹脂をポッティングして対止部11を形成し、 半年体素子を提成するものである。 次いで前記キャップ 4 上に第2の半導体チップ 5 をダイボンドにより固着し、放第2 半導体チップ 5 のボンディングパッドと高板1 上の導性パターンとをボンディングワイヤ 6 で接続し、最後にエポキシ。ボリイミド。シリコン系などの対止場 動を、第1 半導体チップ 2 を対止したキャップ 4 及びその上に設置した第2 半導体チップ 5 の全体を対止するようにボッティングして対止部7 を形成し、チップオンボード構成の半導体素子を構成する。 8 は基板1 上に接続固定した他のチップ部品である。

このように構成することにより、1個の半尽体 チップ取付面積に対して2個の半導体チップを搭載することができ、高変姿密度が得られる。

第2回は、本発明の第2実施例を示す斯面回で ある。この実施例は、第1回に示した実施例にお ける対止樹脂のボッティングにより形成した対止 部7で第2半準体チップを対止する代わりに、キ ャップを用いて対止したものである。すなわち、 図示のように、第1半準体チップ2を対止した半

第4回は、本発明の第4支施例を示す断層回である。この支施例は、上記各実施例と両様に、協 製高級1に第1半導体チップ2をダイボンドによ り回著し、放チップ2のボンディングパッドと基 級1の厚電パターンとをボンディングワイヤ3で 接続したのち、このボンディングワイヤ3を含め た第1半導体チップ2より若干大きい内側面積を な第1半導体チップ2より若干大きい内側面積を た第1半導体チップ2より若干大きい内側面積を た第1半導体チップ2より若干水を に形成した四角形状の枠を、第1半導体チップ2 を囲むように基板1上に載変して接着する。

次いでは仲12上に第2半環体チップ5をダイボンドにより接着し、はチップ5と基版1とをポンディングワイヤ6で接続したのち、前配枠12及び第2半球体チップ5を含めて対止するように対止 初期をポッティングして対止部13を形成する。

この実施制では封止工程が一面で済むという利 点がある。

第5回は、本発明の第5実施例を示す新闻図で ある。この実施例では搭載基板1に第1半導体チップ2をダイボンドにより図者して、抜チップ2 と各版1の課電パターンとをボンディングワイヤ 3で接続したのち、第1半導体チップ2の上面に、 ボンディングワイヤ3に接触しないように、チップ報置幅広面14'を有する絶縁性台板14を接合し、 坊台板14の幅広面14'に第2半導体チップ5をデ イボンドにより接合し、第2半導体チップ5と答 板1とをボンディングワイヤ8により接続したの 5、第1半導体チップ2及び第2半導体チップ5 を共適に対止するように対止組動をボッティング して対止部15を形成する。このように構成した場合も一面の対止工程により対止部を形成すること MTAA

第6回は、本発明の第6実施例を示す斯面図である。この実施例は、第1回に示した実施例と同様に第1半年体チップ2に対止用キャップ4を被せたのち、該キャップ4上に該キャップ4とほぼ同一の外形を育するワイヤショート防止用枠16を接着する。次いで該対止用キャップ4の上面に第2半年体チップ5をダイボンドで接着したのち、該チップ5のボンディングパッドと基板1の電圧

グパッドと基板!上に形成された課電パターンと をポンティングワイヤ 3 で接続したのち、針止観 型をポッティングして針止部10を形成する。

次に、この針止部10の2倍以上の高さを有し、 上板18'の内面の一部から側板18'の内面を通り、 は側板18'の外面下格部に到る所定の写電パター ン19を形成したキャップ18の上板18'の内面に第 2 半罪体チップ5をダイポンドにより接着し、接 チップ5のポンディングパッドとキャップ18の内 間に形成した課電パターン19とをポンディングワイヤ6で接続する。次にこのように構成したキャップ18を、前記第1半率体チップ2を対止したキャップ18を、前記第1半率体チップ2を対止したサ 止部16上に被せて基板1に接着すると共に、キャップ18の側板18'の外面座部に形成されている準 はパターン19と基板1に形成されている準 インとモハング20等により接続し、半導体素子を 構成するものである。

本発明は、上記各実施例に示したものに限らず、 例えば上記各実施例に示した第1半導体チップ及 び第1半導体チップに対する対止手段あるいはそ パターンとをポンディングワイヤ 6 で接続する。 この観ポンディングワイヤ 6 はワイヤショート防 止用枠16で支持されるように配数される。次いで キャップ 4 及び第 2 半導体チップ 5 及び枠16の全 体を対止するように対止用樹脂をポッティングし て対止部17を形成する。

一般に 2 つの半導体チップを立体的に配置した場合高さが高くなり、したがって第 2 チップのポンディングパッドと高板の運電パターンとを接続するポンディングワイヤの長さが長くなり、はワイヤとチップエッジ間のショートが発生しやすくなるが、この実施例では、第 2 半導体チップ 5 のポンディングパッドへ接続されるポンディングワイヤ 6 は、ワイヤショート防止用枠16で保持されているため、上記ワイヤショートの発生を有効に防止することができる。

第7回は、本発明の第7実施併を示す斯園園である。この実施例は、第3回に示した第3実施例のように、毎収施版1に第1半導体チップ2をダイボンドにより回着し、放チップ2のボンディン

れる支持手段等は速宜組み合わせることができる。 (発明の効果)


以上実施例に基づいて設明したように、本発明によれば、複数値の半導体チップを接収基板上に立体的に配数したので、1 チップ当たりの所要面積を減少させ、高実設密度のチップオンボード構成の半導体素子を得ることができる。

### 4. 図面の簡単な設勢


第1図乃至第7図は、それぞれ本発明の第1乃 至第7実施例を示す新図図、第8図はW. のは、 従来のチップオンボード構成の半導体素子の構成 例を示す新図図である。

図において、1 は搭載基板、2 は第1 半導体チップ、3.6 はボンディングワイヤ、4.9 はキャップ、5 は第2 半導体チップ、7.10,11.13.15,17は対止部、8 はチップ部品、12は枠、14は台板、16はワイヤショート防止用枠、18はキャップ、19は準電パターン、20はハンダを示す。


等作出版人 オリンパス光学工業株式会社 代理人弁理士 量 ト 値 あっ




第2図




第3図




第 4 図




第 5 図



第6図



第7図



第8四

